内存技术与发展

当今的内存技术正在蓬勃的发展，几个大厂商都在加紧自己新型内存技术的发展，其中尤以RDRAM和DDR的较量最为激烈。下面一起看看这几种新型内存的技术与当今内存的一些技术参数。 　　SDRAM（Synchronous DRAM）的中文名字是“同步动态随机存储器”，这就是目前主推的PC100和PC133规范所广泛使用的内存类型，它的带宽为64bit，3.3 V电压，目前产品的最高速度可达5ns。它是与CPU使用相同的时钟频率进行数据交换，它的工作频率是与CPU的外频同步的，不存在延迟或等待时间。众所周知，现有的芯片组除了Intel i820以外，都能对SDRAM进行支持，仍为目前的主流内存。 　　DDR SDRAM（Dual date rate SDRSM）：又简称DDR，是“双倍速率SDRAM”的意思，由于它可以在时钟触发沿的上、下沿都能进行数据传输，所以即使在133MHz的总线频率下的带宽也能达到2.128GB/S。DDR不支持3.3V电压的LVTTL，而是支持2.5V的SSTL2标准。它仍然可以沿用现有SDRAM的生产体系，制造成本比SDRAM略高一些（约为10%左右），但仍要远小于RAMBUS的价格，因为制造普通SDRAM的设备只需稍作改进就能进行DDR内存的生产，而且它也不存在专利等方面的问题，所以它代表着未来能与RAMBUS相抗衡的内存发展的一个方向，也将是VIA推广PC266标准的重要支柱内存。目前已经得知的支持DDR的芯片组有AMD的760芯片组与扬智（ALi）的M1651和M1647两款北桥芯片，扬智这两款北桥芯片是分别面向Intel和AMD的两种不同体系的。 　　Direct Rambus DRAM（DRDRAM）“接口动态随机存储器”，这是Intel所推崇的未来内存的发展方向，它将RISC（精简指令集）引入其中，依靠高时钟频率来简化每个时钟周期的数据量。它具有相对SDRAM较高的工作频率（不低于300MHz），但其数据通道接口带宽较低，只有16bit，当工作时钟为300MHz时，Rambus利用时钟的上沿和下沿分别传输数据，因此它的数据传输率能达到300x16x2/8=1.2GB/S，若是两个通道，就是2.4GB/S。它与传统DRAM的区别在于引脚定义会随命令变化，同一组引脚线既可以被定义成地址线也可以被定义成控制线。其引脚数仅为普通DRAM的三分之一。当需要扩展芯片容量时，只需要改变命令，不需要增加芯片引脚。DRDRAM要求RIMM中必须都插满，空余的插槽中必须插上传接板（也叫终结器）。目前只有Intel 的i820芯片组对DRDRAM进行支持。 　　Virtual Channel Memory（VCM）“虚拟通道存储器”，这是目前大多数最新的主板芯片组都支持的一种内存标准，VCM是由NEC公司开发的一种的“缓冲式DRAM”，该技术将在大容量SDRAM中采用。它集成了所谓的“通道缓冲”，由高速寄存器进行配置和控制。在实现高速数据传输的同时，VCM还维持着与传统SDRAM的高度兼容性，所以通常也把VCM内存称为VCM SDRAM。VCM与SDRAM的差别在于不论CPU是不是经过处理以后的数据都可以先行交于VCM进行处理，而普通的SDRAM就只能处理经CPU处理以后的数据，这就是为什么VCM要比SDRAM处理数据的速度快20%以上的原因。目前的VCM SDRAM支持的芯片组也很多，包括815E、694X等在内的差不多支持SDRAM的芯片组都可以对VCM SDRAM进行支持。 　　内存参数： 　　tCK（TCLK）系统时钟周期，它代表SDRAM所能运行的最大频率。数字越小说明SDRAM芯片所能运行的频率就越高。对于一片普通的PC-100 SDRAM来说，它芯片上的标识-10代表了它的运行时钟周期为10ns，即可以在100MHZ的外频下正常工作。大多数内存标号的尾数表示的就是tCK周期。PC133标准要求tCK的数值不大于7.5ns。 　　tAC（Access Time from CLK）是最大CAS延迟时的最大数输入时钟，PC100规范要求在CL=3时TAC不大于6ns。某些内存编号的位数表示的是这个值。目前大多数SDRAM芯片的存取时间为5、6、7、8或10ns。这不同于系统时钟周期，它们二者之间是有着本质的区别。比如一种LG 的PC-100 SDRAM，它芯片上的标识为-7J或-7K，这代表了它的存取时间为7ns。 　　CL（CAS Latency）为CAS的延迟时间，这是纵向地址脉冲的反应时间，也是在一定频率下衡量支持不同规范的内存的重要标志之一。比如现在大多数的SDRAM（在外频为100MHz时）都能运行在CAS Latency = 2或3的模式下，也就是说这时它们读取数据的延迟时间可以是二个时钟周期也可以是三个时钟周期。（当然在延迟时间为二个时钟周期时，SDRAM会有更高的效能。）在SDRAM的制造过程中，可以将这个特性写入SDRAM的EEPROM （就是SPD）中，在开机时主板的BIOS就会检查此项内容，并以CL=2这一默认的模式运行。 　　对于PC 100内存来说，就是要求当CL=3的时候，tCK （System clock cycle time）的数值要小于10ns、tAC（Access time from CLK）要小于6ns。至于为什么要强调是CL=3的时候呢，这是因为对于同一个内存条当成设置不同CL数值时，tCK的值是很可能不相同的，当然tAC的值也是不太可能相同的。关于总延迟时间的计算一般用这个公式：总延迟时间=系统时钟周期x CL（CAS Latency）模式数+存取时间（tAC），比如某PC100内存的存取时间为6ns，我们设定CL模式数为2（即CAS Latency=2），则总延迟时间=10ns x 2 + 6ns=26ns，这就是评价内存性能高低的重要数值。对于将PC100、PC133内存只使用在66MHz或100MHz总线下的朋友，强烈建议你们将CAS Latency的数值设为2，这样你的内存无疑会有更好的性能。 　　DDR、RAMBUS和VCM SDRAM分处于三大阵营之中，他们各自都有自己的优势，最后鹿死谁手还需要以后的事实来说话，以现在的处境来讲，DDR的形势似乎更处于有利的位置。 (摘自 倚天硬件门户)