中华网--科技频道--从DRAM内存原理看SDRAM的速度

从DRAM内存原理看SDRAM的速度(5)
清水反应　2001-04-09 14:17:26

　　

　　芯片组的同步内存和异步内存技术

　　现在你已经掌握了内存的基本知识，所以你应该能理解下面讲述的为什么BX芯片组的主板超频到133 MHz性能会比别的比如VIA Apollo 133等芯片组好；为什么133外频的KX133并不比100外频的AMD750芯片组有明显的性能提高。因为BX/AMD750芯片组运行在同系统FSB同样的时钟频率下，而VIA芯片组是异步的，因为它可以支持PC66、PC100、PC133 SDRAM。我们来比较一下超频在133MHz外频的BX芯片组、工作在异步内存模式下的VIA Apollo Pro133A芯片组、以及工作在标准100外频的BX芯片组配备不同类型SDRAM的情况。如果内存工作在异步模式下，那么整个系统延迟时间应该至少增加一个时钟周期。133 MHz系统的一个时钟周期是7.5 ns,而100 MHz系统的时钟周期是10 ns,所以工作在异步内存方式的下的133MHz系统需要一种缓存，因为当周期为7.5 ns的时钟周期结束时，周期为10 ns的时钟周期还没有结束，请看下图。

　　

　　 133 MHz异步内存系统比133 MHzBX同步提供获得第一个字节的延迟时间多用了15%，而且带宽少了10%。如果同步过程需要更多的时钟周期，BX的优势会更加明显。当配备133MHz CAS2 SDRAM内存的异步系统需要两个额外时钟周期时，性能上会连PC100 MHz的系统也比不上了。所以当你升级了主板以后发现系统性能并没有多大提高反而有下降的时候，别怪罪芯片组，因为你的钱买到的是更大的兼容性，而不一定是速度。

　　结论

　　现在的CPU大都运行再8倍频甚至更高倍频上，具有了速度更快的但是容量更小的二级缓存(比如新Athlon & Athlon, Coppermine & Katmai),这样内存子系统面临的工作压力随之升高。现在对于基于DRAM技术的内存不要抱更大的幻想了，因为DRAM技术决定了数据从DRAM通过芯片组传输到CPU也至少需要4个时钟周期。另外DRAM每次读取之后都需要刷新，这就又增加了延迟时间。虽然理论上SDRAM的峰值带宽是800到1066 MB/s，但是实际上即使在最理想的状态（比如命中率100％），它所能达到的实际带宽也只是理论峰值的40％而已。

　　至于Rambus、DDR SDRAM，虽然也属于DRAM的范畴，不过并不是我们这篇文章的讨论范围，以后我会著文来谈谈它们的技术原理以及优缺点的。

\|首　页\|\|上一页\|

推荐给朋友

进入BBS

进入聊天室

关闭窗口

﹣相关报道
﹣更多内存文章

本站检索

科技频道主编信箱