eDRAM缓存提升性能
Haswell看点之二：eDRAM三级缓存的加入使得新架构性能得以提升。
计算机系统一般都采用多级存储器结构，由于上下两级存储器的速度可以相差1～2个数量级或者更高，因此，上一级和下一级存储器的数据交换常常成为系统瓶颈，大大降 低了系统的性能。为了解决这个问题，通常采用的办法是在两级存储器之间增加一个高速缓冲存储器Cache，CPU中采用L1、L2缓存设计就是这个原理。
过去Cache都是由静态RAM组成，规模庞大且成本高昂限制其发展。eDRAM技术的出现使得情况有所改善。传统嵌入式SRAM(Static RAM，静态随机存取存储器)的应用已经相当悠久，对于处理器来说，由于在存取指令时，必须与缓慢的主存储器进行沟通，处理器内部的暂存器速度虽然很快，但是处理器的前端总线有一定的限制，特别是局限于前端总线的数据传输位宽，势必无法与主存储器进行及时的资料处理与交换。
以Intel的处理器为例，由于其前端总线的效能不是很高，而且存取限制特别多，因此 Intel处理器往往都会配备大容量的二级快速存储器(L2 Cache)，并配合相关的指令或资料Prefetch(预取)机制，让这些二级快取存储器作为处理器与主存储器之间的缓冲区，可以有效提升系统的整体性能。
将SRAM换成eDRAM能给芯片带来什么样的好处? 由于eDRAM是采用整合于芯片内部的设计，因此芯片在研发初期就可以采用位宽更大的总线，不需要改变芯片封装后的针脚数或者PCB的布线规模。在性能表现方面，以256bit宽度总线设计的嵌入式存储器来看，频率只要达到500MHz，即可实现128Gbps的带宽。在eDRAM中载入SRAM部分的数据可以在15ns(纳秒)内被处理器访问到，如果数据不在SRAM中，它可以在35ns内从eDRAM的DRAM部分访问到，效率要比目前的静态RAM设计高出不少。
另一方面，因为eDRAM整个I/O(输入/输出)功能在芯片内部的电路、栅极阶段就已经完成，所以不需要另外耗费电力来驱动外部装置，比起传统的静态RAM设计的方式，该芯片拥有更省电、更易提升频率的优点。不过对于eDRAM来说，其成本控制的关键在于制程的精密度，厂商拥有的制程越先进,越容易从eDRAM的生产中得到好处。
