随着近年来的大数据,云计算,人工智能的发展,更多的高性能计算的需求被提出来,芯片厂商们绞尽脑汁,想办法为各大IT企业提供更加强劲的芯片,包括更好的工艺,更强的性能,更大的带宽等等。其中,作为芯片中影响带宽和性能最大的部分之一,I/O系统的设计可谓是至关重要。而要说当前I/O芯片领域最火的名字,Chiplet和CXL可谓是当仁不让,本人在高性能芯片领域工作多年,其中也有大量的工作是跟高速I/O打交道,本文给大家带来一些关于这个行业自己的理解:

Chiplet是将一类满足特定功能的die(裸片),通过die-to-die的方式,将多个不同功能的die组合到一起,形成一个系统芯片。随着芯片工艺的提升,流片的成本已经变成了每个芯片公司无法忽视的问题,高端工艺动辄上千万甚至上亿的流片费用,使得大部分创业公司都没法承担多次流片失败的代价,甚至于对于底子厚实的大公司,也得在流片前重重验证,以争取更少的流片次数节约成本。即使做到了设计没有bug,流片的良率也是卡在众多公司面前的一个问题。随着现在SOC芯片集成了更多的功能,芯片规模越来越大,一片晶圆能切出的大芯片数量少,而一旦良率不高的情况下,一个微小的缺陷也会导致整个SOC直接报废。于是,将大芯片切分成小的die组合,可以让晶圆上能切出更多的小芯片,从而在即使某些die有缺陷的情况下,其他的die也能取出与剩下的功能良好的die拼接从而节省了非常大的成本。其次,当你的SOC中部分die设计可以复用以前的,则可完全不需要重新设计,只需将需要改动的功能设计验证,从而节省了大量的成本。

Chiplet真正地广泛使用于工业界,还得从AMD的ZEN开始说起。重所周知,ZEN架构是AMD近些年翻身的本钱,AMD的GMI技术,即为AMD的chiplet解决方案,它使得AMD可以采用与Intel完全不同的方式设计自己的SOC,并且可以轻易地扩展出8核,16核,32核,64核的SOC。降低了AMD的芯片成本,从而在性能接近intel的情况下能够由于成本的降低,在市场上挂出更低的价格,通过性价比获得了消费者的青睐。在单核性能未追赶上intel时,通过更高的性价比咬住了竞争对手,当自己的单核性能追上对手时候,又通过chiplet带来的成本优势,使得自己在同价位上可以堆更多的core,使得SOC性能更高,从而逐渐完成了X86市场的逆袭。

随着chiplet的发展,各大厂商也逐渐推出了自己的chiplet架构,并于2022年推出了开放的工业界互联标准—UCIe(Universal Chiplet Interconnect Express),

制定互联的标准,将会大大地增加厂商间的合作和兼容,从而推动chiplet的发展,相信chiplet会在集成电路设计中扮演越来越重要的角色。

I/O近年来的另一个明星,非CXL莫属了,CXL全称Compute Express Link, 是Intel 2019年推出的协议。

CXL的协议着重关注的是CPU和设备,设备和设备之间的缓存一致性。

如果你对多核系统中的缓存一致性有所了解,应该知道在当前高性能计算多核系统中,称它为多核系统的基石也不为过。但是在CXL诞生之前,业界一直缺乏一个让CPU和设备memory能够维护一致性的方法,虽然有一些公司推出了自己的一些解决方案,例如OpenCAPI,GENZ,CCIX, NvLink等,但是由于缺乏一个统一的标准,这个问题始终没有得到最好的解决。随着Intel推出CXL并且受到了业界主流厂商的推广,CXL几乎一统了CPU-to-Device互联的天下,众多厂商也纷纷加入了这个阵营,时至今日,几乎所有高性能计算领域的玩家,尤其是面向服务器,大数据,车载等领域的公司,都在研发基于CXL的SOC芯片。CXL也陆续地推出了1.0, 2.0和3.0版本,完善了协议,以支持更多的功能,并且继续跟PCIe GEN5和GEN6保持速率增长的一致。有了CXL的加持,CPU与设备之间的交互,不再需要通过效率低下的DMA方式来进行,当前火热的异构系统也能够更好地发挥,互相之间的数据交互会变得更快且可以更好地分享,不同厂商之间终于能够用统一的协议来交互,从而构建更复杂的系统。

相信Chiplet和CXL两项技术,在这个大数据,云计算和人工智能蓬勃发展的年代,能够发挥出更大的潜力,让社会的发展更进一步。(沈冰)

免责声明：市场有风险，选择需谨慎！此文仅供参考，不作买卖依据。

责任编辑：kj005