集成电路是国家战略性、基础性和先导性产业。集成电路设计工具作为数字化产业的底层关键技术，连接和贯穿着芯片设计、制造与应用的各环节发展。一方面，作为人工智能时代生产力的CPU、GPU、AI算力芯片进入中美科技博弈深水区，全行业正在面临前所未有的挑战。另一方面，近年来，AI技术呈爆发式发展，给我们现实生活带来了前所未有的变革，AI技术未来将会渗透到芯片设计的各个环节中。智能化EDA设计不但能够有效减少人力投入、缩短设计周期、还能降低成本和降低超大规模芯片设计的门槛。而对于EDA厂商来说，开发以AI为内驱的EDA工具，是抢占市场份额的关键策略，可以加快数字芯片设计的智能化进程。

作为应对技术封锁的创新性探索，满足日益复杂的芯片设计，以及日益旺盛的国产化需求，汤谷推出了自主研发集设计、开发、验证等功能于一身，拥有RTL级自动芯片设计辅助功能的高度集成的设计开发环境，覆盖数字芯片原型验证所需全流程前端EDA工具软件Orimeta。于2023年8月18日下午，在北京国家信创园会议中心成功举办“汤谷智能Orimeta系列产品发布会”。

汤谷智能CEO刘丹博士就Orimeta进行了正式发布。汤谷软件前端设计事业部总经理马飞、汤谷软件EDA研发事业部总经理吴千、汤谷软件原型验证高级产品经理李俊华分别上台演讲。汤谷智能拥有多年的EDA算法、芯片架构研发设计、原型验证以及先进制程量产经验，专注于自主研发的数字芯片前后端设计工具、EDA专用芯片的研发以及集成电路设计服务，致力于成为全球领先的数字芯片设计工具企业。

本次发布新品是汤谷智能Orimeta系列产品，针对芯片设计规模高速增长，前端逻辑验证和原型验证效率有待提高;Chiplet场景下的数字芯片设计所面临的新需求和新挑战，自动设计分割难，分割完成后互联验证难以及后端布局布线复杂多目标优化等行业难点，做出AI与EDA的结合，拥有四大关键核心技术。

01在国内，迈出了RTL级芯片自动设计的第一步，通过自主研发训练了用于芯片自动设计的Tango-6B-ACD领域大模型，实现了NLP到RTL代码模态的自动生成、联想、注释、功能摘要、转译以及Debug。已经能够满足基本的设计需要，同时该功能已经集成到了Orimeta中，后续还将持续加大投入训练更大规模的模型，精标更大规模的预训练数据库，提高设计水平。

02实现了针对Chiplet的自动分割工具OCP(Orimeta Chiplet Partition)，采用了通过RTL级分割算法，按照TOP-DOWN的设计方法学，顺序分析RTL代码，结合模块间的功能关系远近，进行自动设计分割，分割的结果形成各个功能独立的Chiplet Die，每个Chiplet Die可以直接放到汤谷原型验证平台的FPGA中，对各个Chiplet进行原型验证。

03在传统TDM技术基础上，升级了汤谷虚拟总线技术TGVW(TanGo Virtual Wire)，优化移位链结构，综合利用多种物理链接资源，提高复用比率，降低验证的延迟至1ns，能够从硬件支持Chiplet Die之间的逻辑互联。

04在汤谷Logic Gaint的基础上，研发了Orimeta专用底座解决方案，在支撑Tango-6B-ACD的同时，能够大幅提升Orimeta的运行效率，目前已经形成了既有原型验证硬件，又有EDA专用加速底座解决方案的完整产品链条。最终实现硬件资源不浪费、不惧数据容量、设计上云，在哪都能用。

本次发布会后，汤谷智能邀请业界同仁一起进行深入的技术交流，为中国及全球数字芯片设计工具的发展提供思路，进一步推动集成电路产业的创新发展。